Python0291
发表于 2025-6-26 11:01:53
分频器设计基于Verilog代码实现
zsl66666888
发表于 2025-7-21 17:09:10
很好的学习资料
Python0291
发表于 2025-9-2 15:39:50
北京9月27号 开课 就业班课程
zsl66666888
发表于 2025-9-3 17:30:35
Verilog综合教程学习资料整理
zsl66666888
发表于 2025-9-12 15:38:49
Verilog综合教程学习资料整理
Python0291
发表于 2025-9-27 15:20:06
可能是时钟原因，源代码时钟没分频
