Python0291
发表于 2025-12-27 11:33:06
数字电路+verilog+功能仿真+时序约束+逻辑综合
Python0291
发表于 2025-12-30 15:48:21
FPGA应届毕业生的能力合格线，到底在哪里？ [
Python0291
发表于 2026-2-2 10:52:01
FPGA与ASIC是数字设计中两种重要的平台
Python0291
发表于 2026-2-10 09:36:57
fpga设计学习的基本功
Python0291
发表于 2026-3-13 10:44:24
fpga设计学习的基本功
Python0291
发表于 2026-4-1 09:54:36
数字电路+verilog+功能仿真+时序约束+逻辑综合
Python0291
发表于 2026-4-10 10:18:15
基于Verilog代码设计实现的自动售货机实验
Python0291
发表于 2026-4-13 09:50:01
数字电路+verilog+功能仿真+时序约束+逻辑综合
Python0291
发表于 2026-4-22 10:14:16
fpga设计学习的基本功
Python0291
发表于 2026-4-23 16:06:55
fpga设计学习的基本功
