sioca 发表于 2011-11-20 15:50:11

问一个简单的VHDL问题，信号线上电赋初值

我有一个CPLD出来的IO口P，想要刚上电时是一种状态（比如0）。
工作起来后，由另外一个信号S1，S2边沿触发P的状态变动。
比如上电时P是0，当S1触发时P = 1，当S2触发时P = Z。


这种用VHDL（或者其他语言）应该怎么实现呢？




我的想法是用两个进程PROCESS（S1) PROCESS(S2)
只要PROCESS启动后，P就在1和Z之间改变，但再也不会是0了
但不知道初始化成0应该怎么描述。
页: [1]
查看完整版本: 问一个简单的VHDL问题，信号线上电赋初值