老怪甲
发表于 2010-5-14 10:40:55
完整秒表设计
完整秒表设计这是我用verilog设计的第一个完整的程序 简单好用易懂
table
发表于 2011-5-2 10:51:18
好东西~~~~~~~~~~~
ruigaoxinping
发表于 2011-5-4 17:17:01
有没有VHDL之类的东啊！！！！
xzezhen
发表于 2011-5-25 08:11:55
好东西啊 置顶
zhiweiqiang33
发表于 2017-10-10 14:57:47
本科期间的EDA实验之一 值得一看 谢谢
zhiweiqiang33
发表于 2017-10-10 14:58:04
本科期间的EDA实验之一 值得一看 谢谢
zxopenlz
发表于 2017-12-27 20:57:20
完整秒表设计
zhangyukun
发表于 2018-1-23 09:10:06
完整秒表设计
页:
[1]
