老怪甲 发表于 2010-5-17 11:08:49

FPGA CPLD中常见模块设计

错误检测与纠正电路的设计与实现
基于CPLD FPGA的半整数分频器的设计
基于FPGA的多种形式分频的设计与实现
基于FPGA的高频时钟的分频和分配设计
基于FPGA的全数字锁相环设计
使用PLD内部锁相环解决系统设计难题
一种基于移位寄存器的CAM的Verilog HDL实现
异步FIFO结构及FPGA设计
用CPLD控制曼彻斯特编解码器
用VHDL语言在CPLD上实现串行通信
智能全数字锁相环的设计

hangda 发表于 2010-5-27 23:24:53

never stop thinking~

tianran99 发表于 2010-6-2 09:45:04

多谢O(∩_∩)O

yangfan5566 发表于 2010-6-20 13:36:15

多谢O(∩_∩)O

zhaoguoqun 发表于 2010-6-22 21:25:31

初学者，学习

chencjm 发表于 2010-7-3 17:17:46

多谢多谢..................

xygm1213 发表于 2010-7-9 16:54:05

多谢，好东西、。

zhubo34 发表于 2013-1-6 12:55:58

:handshake好东西

爱你小瑕仔 发表于 2013-1-31 23:07:00

很好学习的好资料

fpga_feixiang 发表于 2022-5-8 20:04:59

66666666666
页: [1]
查看完整版本: FPGA CPLD中常见模块设计