fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 请问各位大神,关于信号累加如何设计,谢谢啦
shiyangcool
发表于 2012-1-14 10:29:24
请问各位大神,关于信号累加如何设计,谢谢啦
假如有连续的数字信号输入,将每连续的1024个数,选取其中大于这1024点平均值5倍的数,将其置为0
页:
[1]
查看完整版本:
请问各位大神,关于信号累加如何设计,谢谢啦