AsuperX2020 发表于 2011-7-27 19:58:29

both of VHDL & verilog

changganli 发表于 2011-7-28 15:27:43

我也是先学的VHDL，现在在学Verilog HDL

蓝余 发表于 2011-7-29 12:40:26

准备走上工作岗位之前，学习一下verilog

pengdan0905 发表于 2011-7-29 15:51:54

之前接触了点VHDL，觉得有点难，在网上的VERILOG的资料多一点，就改学VERILOG了

daikaichuang 发表于 2011-8-3 16:19:03

verilog，上手快一点

523948885 发表于 2011-8-15 12:16:12

vhdl忘了，现在主要学verilog

liujilei311 发表于 2011-8-16 08:02:51

我一直在用VHDL!!!!!

583292374 发表于 2011-8-31 16:28:23

其实我们国家在这方面还是很落后的！

helixin001 发表于 2011-9-22 11:08:47

混合用也可以，应该还要加一个选项：两者都。
Verilog在入门和应用上有一定的优势，至少几乎都有C的基础，学起来简单些！

qianniuwei 发表于 2011-10-24 19:38:22

现在新开的专业 如集成电路设计与集成系统 的思维就比较好 用的都是verilog
页: 1 2 [3] 4
查看完整版本: 你是用verilog还是vhdl？