zhiweiqiang33 发表于 2017-10-10 14:55:18

如何有效地管理FPGA设计中的时序问题

zhiweiqiang33 发表于 2017-10-10 14:55:25

如何有效地管理FPGA设计中的时序问题？

zhiweiqiang33 发表于 2017-10-26 10:34:39

资料挺不错的 谢谢

zhiweiqiang33 发表于 2017-10-27 14:23:15

实践性很重要
页: 1 2 [3]
查看完整版本: Verilog 设计实践