fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› ISE综合后资源问题
hebeiligeng
发表于 2012-3-6 22:05:39
ISE综合后资源问题
verilog程序经ISE 综合后LUT和reg使用过多,请问程序怎样优化可以降低这两方面资源?
hebeiligeng
发表于 2012-3-13 20:25:58
顶起!!!
页:
[1]
查看完整版本:
ISE综合后资源问题