fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 时钟信号经过锁相环后峰峰值变为2.5V左右正常?
zzz
发表于 2012-3-20 09:06:35
时钟信号经过锁相环后峰峰值变为2.5V左右正常?
时钟信号经过锁相环后峰峰值变为2.5V左右正常?
hokage2012
发表于 2012-4-13 10:43:22
请详细说明
页:
[1]
查看完整版本:
时钟信号经过锁相环后峰峰值变为2.5V左右正常?