fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 自己写的UART,跑50M的时钟,发现误码率很高,请问时钟给多少是合理的?
ddd
发表于 2012-4-13 09:17:55
自己写的UART,跑50M的时钟,发现误码率很高,请问时钟给多少是合理的?
自己写的UART,跑50M的时钟,发现误码率很高,请问时钟给多少是合理的?
页:
[1]
查看完整版本:
自己写的UART,跑50M的时钟,发现误码率很高,请问时钟给多少是合理的?