vvt 发表于 2012-4-14 16:22:37

VERILOG描述是不是也能像VHDL那样并发处理？

VERILOG描述是不是也能像VHDL那样并发处理？

vvt 发表于 2012-4-14 16:23:04

是的是的是的是的

yoyo_note 发表于 2012-5-17 20:22:14

写到最后， VERILOG 就等于VHDL，重要的是代码风格
页: [1]
查看完整版本: VERILOG描述是不是也能像VHDL那样并发处理？