ccc 发表于 2012-5-3 11:27:18

FPGA做后仿真的时候有个管脚被强制置0是什么原因？

FPGA做后仿真的时候有个管脚被强制置0是什么原因？
页: [1]
查看完整版本: FPGA做后仿真的时候有个管脚被强制置0是什么原因？