diligent 发表于 2012-6-25 08:24:14

用vhdl如何设计输出锁存

由于用到KCPSM3，有多个输出端口，但是控制信号只能分步输出，达不到所要求的同步控制，故觉得需要锁存一下上一次的控制信号，这样两次的控制信号一起实现控制功能，如何用VHDL解决此问题呢？请大家帮帮忙~~:loveliness:
页: [1]
查看完整版本: 用vhdl如何设计输出锁存