fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› verilog里怎样对输出数据进行圆整后再输出?
gpping2010
发表于 2012-7-16 11:29:14
verilog里怎样对输出数据进行圆整后再输出?
请教:verilog里怎样对输出数据进行圆整后再输出?
@HDL现场
发表于 2012-7-26 15:39:52
不知所云,也来挣分!!!!
页:
[1]
查看完整版本:
verilog里怎样对输出数据进行圆整后再输出?