fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 状态机在verilog编程中是干什么用的啊
sxtzzu
发表于 2012-8-23 10:52:52
状态机在verilog编程中是干什么用的啊
状态机在verilog编程中是干什么用的啊,看书不知道他想说什么
sxtzzu
发表于 2012-8-23 10:57:30
这个是我这种初步接触verilog编程的人需要立即了解的吗
页:
[1]
查看完整版本:
状态机在verilog编程中是干什么用的啊