fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 求开根号模块与加法器模块同步问题
pannian
发表于 2012-9-10 17:25:52
求开根号模块与加法器模块同步问题
:) 求开根号模块与加法器模块同步问题,开根号是用CORDIC实现的。。。开根号之前有加法器乘法器与之串联,但是clk和ce不太好控制,有时候在出现正确结果之前,会出现一个中间结果。。。。如何解决?
pannian
发表于 2012-9-10 17:46:05
:)解决了。。家寄存器延时
页:
[1]
查看完整版本:
求开根号模块与加法器模块同步问题