论坛 › FPGA技术交流 › 我用ISIM做仿真时，出来的信号全是Z和X，是怎么回事

ddr 发表于 2012-9-19 14:13:52

我用ISIM做仿真时，出来的信号全是Z和X，是怎么回事

我用ISIM做仿真时，出来的信号全是Z和X，是怎么回事

zhoulinzhang 发表于 2012-9-19 14:39:54

reset 中未赋值

luna370305 发表于 2012-9-19 17:29:47

源代码中reg型变量让它们都赋值为一

查看完整版本: 我用ISIM做仿真时，出来的信号全是Z和X，是怎么回事