ddr 发表于 2012-9-19 16:55:33

Verilog里有没有办法在两个always块里给同一个reg赋值啊？

Verilog里有没有办法在两个always块里给同一个reg赋值啊？
页: [1]
查看完整版本: Verilog里有没有办法在两个always块里给同一个reg赋值啊？