论坛 › FPGA技术交流 › verilog 减法

zhiweiqiang33 发表于 2012-9-25 10:47:29

verilog 减法

在写RTL代码时，如果用到减法，是直接用减，还是把减数取反加一再用加法？这两种写法综合之后会有什么区别？

查看完整版本: verilog 减法