fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› planahead中ip核生成时的warning如何去掉
weibyboy
发表于 2012-10-9 14:29:07
planahead中ip核生成时的warning如何去掉
我在planahead中产生ip核时总会有个warning去不掉
如下
Verilog simulation file type 'Behavioral' is not valid for this core. Overriding with simulation file type 'Structural'.
这是咋回事?
急求解决
页:
[1]
查看完整版本:
planahead中ip核生成时的warning如何去掉