fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 关于从SLAVE端提取时钟的方式
纸风铃
发表于 2010-6-25 23:52:14
关于从SLAVE端提取时钟的方式
本帖最后由 fpgaw 于 2010-7-12 10:47 编辑
要从SLAVE端提取时钟,但用的为NZR码,请问使用CPLD如何实现同步时钟的提取?
一个人的舞台
发表于 2010-6-26 01:16:37
好多年前做过,但是记不太清楚了。好像要用到pll,另外可能还要去掉编码是插入的多余的位bit.<br>
七郎仔
发表于 2010-6-26 02:26:08
谢谢。这样很复杂,有没有简洁点的。
页:
[1]
查看完整版本:
关于从SLAVE端提取时钟的方式