fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 数组重排
xiaoxxxy
发表于 2012-10-18 21:01:21
数组重排
有一个全是0或1的数组,要用verilog重排得到新的数组,怎么做到?求大神指导啊
页:
[1]
查看完整版本:
数组重排