zhiweiqiang33 发表于 2012-10-22 14:11:00

询问Xilinx中时钟IP核使用方法

我就想通过FPGA的外部50M晶振，使用xilinx中的时钟ＩＰ核产生一个19.2M的时钟，我不能只有一个输入和一个输出吗？顶层模块文件就是模块的调用程序，一个输入和一个输出，怎么就编译通不过呢？求解
页: [1]
查看完整版本: 询问Xilinx中时钟IP核使用方法