zhiweiqiang33 发表于 2012-10-23 11:11:19

新手上路

新手上路，有一个问题一直解决不了，请大家帮忙。请问怎么用verilog语言来判断一个输入信号是持续高电平还是时钟信号？
页: [1]
查看完整版本: 新手上路