论坛 › FPGA技术交流 › VHDL 除法

a20061475 发表于 2012-11-5 11:25:34

VHDL 除法

我想问下，如果我定义的
VARIABLE A:INTEGER RANGE 0 TO 100 :=20;
VARIABLE B:INTEGER RANGE 0 TO 100 :=4;
VARIABLE C:INTEGER RANGE 0 TO 100 ;


我这里可以直接 C:=A/B吧，为什么网上 说 现在的工具不能综合 除法，我试了下Qii8.1 仿真时可以出结构的吗。

PS:网上说的那些都是采用 2的几次方来运算的。

hxq160 发表于 2012-11-5 11:59:15

我所遇见的除法也是只能除2的幂次

查看完整版本: VHDL 除法