论坛 › FPGA技术交流 › 介绍状态机的一种书写方式

ngtim 发表于 2010-6-26 09:18:43

caesar000   牛人啊！向你学习

longtime 发表于 2010-6-26 09:23:46

hexhex <br>
我要讲两句，caesar000 原来改我的代码是没有接复位的，这个考虑和你的想法一样。我之所以又加上复位了，是因为仿真的方便。多谢斧正。

interige 发表于 2010-6-26 09:50:46

caesar000老兄的编码风格我们以前也学习过，不过还没有在实践中应用。<br>
纤细相信它对我们有很大帮助的．

ups 发表于 2010-6-26 10:34:20

不错，ding

ups 发表于 2010-6-26 11:37:39

一下简洁了很多,明了了,才开始写状态机的时候老是把头皮都抓破了!

interi 发表于 2010-6-26 13:13:45

多谢！！！

encounter 发表于 2010-6-26 15:04:23

zqadam<br>
你的意思是说,这个地方加复位仅仅是为了仿真的方便吗?不加复位时,实际电路是能跑起来的吗?就是说<br>
clk &lt;= ~clk&nbsp;&nbsp;不给clk复位也能实现时钟吗?&nbsp;&nbsp;我对这些还是不很明白

longt 发表于 2010-6-26 16:08:45

好东东是要顶滴

ANG 发表于 2010-6-26 17:03:47

这种状态机很棒，只不过刚开始看起来很费劲

encounter 发表于 2010-6-26 17:30:44

learning

查看完整版本: 介绍状态机的一种书写方式