ISE 中全局时钟缓冲问题
module count4(out,reset,clk);output out;
input reset,clk;
reg out;
wire clkin;
always @(posedge clkin)
begin
if (reset)
out<=0; //同步复位
else
out<=out+1'b1; //计数
end
mydcm mydcm(
.CLK_IN1(clk),
.CLK_OUT1(clkin),
.CLK_OUT2(),
.RESET(reset)
);
endmodule
很简单的一个计数器，现在用DCM的一个输出做计数时钟 ，一个做逻辑分析仪的采样时钟，为什么实现时会出现下面的错误
ERROR:NgdBuild:924 - input pad net 'clk' is driving non-buffer primitives:
ERROR:NgdBuild:924 - input pad net 'reset' is driving non-buffer primitives:
页:
[1]
