fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 问答,求解!
zhiweiqiang33
发表于 2012-11-13 15:54:27
问答,求解!
大家好! 问一下编译的时候提示在顶层模块里所有被实例化的子模块的输出都未连接,相关逻辑被移除是什么情况》
all outputs of instance M0 in top level module RSIC are not connected,related logic will be removed
页:
[1]
查看完整版本:
问答,求解!