fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 在vhdl中,用状态机实现和用同等功能的if_else语句实现,有什么区别?
inter
发表于 2010-6-26 00:39:06
在vhdl中,用状态机实现和用同等功能的if_else语句实现,有什么区别?
本帖最后由 fpgaw 于 2010-11-19 06:41 编辑
在vhdl中,用状态机实现和用同等功能的if_else语句实现,在所用时间和空间上有什么区别?是不是所有状态机都可以由if_else语句实现其功能
CCIE
发表于 2010-6-26 02:29:48
if else对时间要求高;<br>
<br>
状态机对空间要求高;<br>
<br>
感觉这个问题就是 if else和 case 语句之间的区别。
页:
[1]
查看完整版本:
在vhdl中,用状态机实现和用同等功能的if_else语句实现,有什么区别?