fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 请教设计停表的verilog 代码
inter
发表于 2010-6-26 01:29:12
请教设计停表的verilog 代码
本帖最后由 fpgaw 于 2010-7-12 11:06 编辑
请教设计停表的verilog 代码
longtim
发表于 2010-6-26 02:24:21
OK!!
http://bbs.vibesic.com/images/smilies/default/biggrin.gif
页:
[1]
查看完整版本:
请教设计停表的verilog 代码