fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 双向口的时序仿真问题
interig
发表于 2010-6-26 01:06:39
双向口的时序仿真问题
我一直不明白,我用原理图法设计,双向口在时序仿真时,显示的是IO ,初始是高阻,我不明白它既是输入又是输出,怎么定义输入啊,感觉时序仿真的时候quartus应该把io分成in 和out 才对啊,仿真自己定义的双向口的时序,到底算输入还是输出,仿真后输出的时候为什么有时是unknown,是不是和自己定义输入的状态冲突了。<br>
双向口的时序仿真是不是和单口不一样啊?
页:
[1]
查看完整版本:
双向口的时序仿真问题