求助：UART的VHDL 程序
要求：采用CPLD 实现UART的通信，VHDL语言编程发送电路为并行的信号（11位：1位开始位，8位数据位，1位校验位，1位结束位）变成串行的信号到 发送寄存器 ，接收电路为 串行的信号变成并行的信号（11位：1位开始位，8位数据位，1位校验位，1位结束位）到 接收寄存器 ，其中发送电路和接收电路 是独立的，可以实现双工通信。 还需要有读写信号，读时从接收寄存器中读数据，写时向发送寄存器中写数据。还需要有中断信号（当发送或接收数据完毕时发出中断）<br> 我这里有代码 但是怎么贴啊?
页:
[1]
