interi 发表于 2010-6-26 21:01:47

内部时钟？

UFP 发表于 2010-6-26 22:53:34

Altera的MAXII和Lattice的MachXO都是有内置晶振的，可以不要晶振。图没有看到，无法判断。

CCIE 发表于 2010-6-27 00:40:05

也想知道<br>
why<br>
?

CHA 发表于 2010-6-27 01:08:35

首先，楼主提供的信息不够，不能够判断板子上面没有外部的时钟源。 像这样的板子，上面一定会有时钟的。<br>
其次，也有人提到，现在有些器件内置晶振，这也是有可能的。<br>
最后，作为时序电路，是一定需要时钟才能工作起来的。

UFO 发表于 2010-6-27 02:27:16

原帖由 gdutchen 于 2007-1-21 22:28 发表<br>
Altera的MAXII和Lattice的MachXO都是有内置晶振的 才知道MAXII是可以不要外部时钟的,狂汗啊

HDL 发表于 2010-6-27 03:17:40

本人认为可能是芯片

interi 发表于 2010-6-27 04:04:06

呵呵 就是 看了都好笑

CTT 发表于 2010-6-27 04:23:14

组合逻辑最好加上时钟才能避免错误

Sunlife 发表于 2015-4-7 11:12:45

8字管扫描，当然是时序电路，时序电路就一定要时钟。奇怪就是真的不用电容或有源晶振
页: 1 2 [3]
查看完整版本: CPLD真的可以用例化元件做时钟吗？