ups 发表于 2010-6-26 10:59:40

一般全要加个的

CCIE 发表于 2010-6-26 12:06:09

是啊，多复习一下数字电路！

tim 发表于 2010-6-26 13:21:45

晕<br>
这个也翻页了亚

tim 发表于 2010-6-26 14:18:12

楼主的问题是在CPLD上直接连接晶振吗？我也想知道。好象没有人回答。

longtime 发表于 2010-6-26 14:59:15

最好加上吧

CHANG 发表于 2010-6-26 15:08:31

可以在普通的IO的两个脚加晶体，然后这两个脚之间做一个非门就好了。可以产生一个正弦波出来。

tim 发表于 2010-6-26 15:41:04

不需要,时序电路才要

usb 发表于 2010-6-26 16:56:40

这个问题建议搂住学习一下数字电路

CCIE 发表于 2010-6-26 17:47:45

建议楼主看下摸电和内部的时钟结构

longtime 发表于 2010-6-26 18:56:25

一般组合逻辑电路不一定要,如果涉及到时序要就一定要了,用语倍频和分频
页: 1 [2] 3
查看完整版本: CPLD如何使用晶振？