论坛 › FPGA技术交流 › cpld的时钟频率是怎么算的？

AAT 发表于 2010-6-26 02:05:55

cpld的时钟频率是怎么算的？

本帖最后由 fpgaw 于 2010-7-3 06:15 编辑

小弟我刚学cpld麻烦问下各位大虾 cpld的时钟频率是怎么算的？就如同at89c51单片机外部接个12M晶振然后 每执行一句话就是1US，但是在cpld上怎么计算每执行一句话所用的时间呢？ 我现在的CPLD是MAX3128 pdf上说最高可以跑到192M。

ups 发表于 2010-6-26 03:23:23

CPLD是硬件，不是处理器，没有执行代码的概念。

ups 发表于 2010-6-26 03:33:09

恩 现在我已经明白了 唉///这个问题真的很低级 呵呵...

CCIE 发表于 2010-6-26 03:35:47

这个偶也不懂。。。

查看完整版本: cpld的时钟频率是怎么算的？