usd 发表于 2010-6-26 20:53:59

乘法器是没有用错,dc综合工具都能认!

ANG 发表于 2010-6-26 22:11:00

a,b,out不申明类型也可以的吗？<br>
assign应该是对线网类型操作的吧

CCIE 发表于 2010-6-26 22:14:29

乘法一般看编译器是否支持~~~,有的就不支持~~~

CHAN 发表于 2010-6-26 23:24:39

感觉挺正常的

encounter 发表于 2010-6-27 01:03:31

我觉得还是用一个Pipeline做时序才比较好了。

CHAN 发表于 2010-6-27 02:13:58

学习中，看看

UFO 发表于 2010-6-27 03:56:28

语法上没有错

tim 发表于 2010-6-27 04:04:18

好像没问题阿

VVIC 发表于 2010-6-27 05:59:48

对于较好的综合器，它内部肯定有最优化的乘法器实现模型。如果硬要自己写一个自认为简单的乘法算法，有可能还不如人家自带的模型性能好呢。

HANG 发表于 2010-6-27 06:09:54

语法上没有问题，可能是和楼主用的工具有关
页: 1 2 [3] 4
查看完整版本: verilog 8位乘法器源代码 哪里错？