UFP 发表于 2010-6-26 02:38:20

哪位fpga工程师能给出一个Synplicity结合ISE设计的清晰流程啊？

本帖最后由 fpgaw 于 2010-11-19 18:44 编辑

哪位fpga工程师能给出一个Synplicity结合ISE设计的清晰流程啊？
以前只是用ISE直接综合，哪位大侠能够清楚地说明一下ISE结合Synplicity设计的流程呢

encounter 发表于 2010-6-26 03:22:38

用synplicity作综合，然后将edf文件倒入ise进行布局布线，具体做法看以前的帖子，很多讨论的。

longt 发表于 2010-6-26 03:38:46

lipple ：你的方法太老了。<br>
现在的ISE支持嵌入式调用synplify，所有的接口文件都不需要你来操作。ISE可以自己找到synplify的输出文件。只不过约束需要按照synplify的方法来写。<br>
ISE调用synplify其实就像使用XST一样简单。

interig 发表于 2010-6-26 03:53:37

感觉用ISE直接调用synplify来做，设计起来不如一楼的方法灵活。

longtim 发表于 2010-6-26 05:34:37

呵呵，我也知道ISE里面提供了SYPLIFY的接口，不过我觉得楼主的问题是想问EDIF方式如何操作阿，呵呵！

interig 发表于 2010-6-26 06:55:05

&nbsp;&nbsp;不是，我的意思是ISE中如何嵌套Synplicity设计流程，现在用edif只是从Synplicity中导出网表，然后用ISE来布局布线？<br>
&nbsp;&nbsp;还有，用Synplicity综合的时候，用的约束文件是NCF，这样，把Synplicity中导出的网表用ISE来做EDIF，ISE不用再定义约束文件UCF了吧，就用Synplicity的约束还是？？请问诸位大侠？？

tim 发表于 2010-6-26 07:55:11

推荐不用Synplify中产生的ncf约束，而用ucf约束，因为有时为了得到更好的性能，综合的时候会约束更紧一些，而在布局布线的时候就没必要这样了。另外一些位置约束虽然也可以通过ncf导入，但大多数情况下还是习惯在ucf中设置，所以可以在synplify中设置不产生ncf。

ICE 发表于 2010-6-26 09:47:09

同意丁丁，在synplify中的约束不要传到ISE中，建议生成edn文件时不要包含约束。

chanon 发表于 2011-3-14 09:50:28

回复 8# ICE

怎样做才能使synplify的时序不影响ise布线?是将它们分开搞吗？？

zz_sxn 发表于 2011-3-19 20:27:58

我打酱油的进来看看
我只用syplify 综合后生成的EDN文件吧，好久没搞了不记得了，在synplify 中直接调用ISE    然后在ISE 中加自已写的UCF 文件
页: [1]
查看完整版本: 哪位fpga工程师能给出一个Synplicity结合ISE设计的清晰流程啊？