ICE 发表于 2010-6-27 22:17:24

关于i2c仿真，遇到问题了testbench来验证我的i2c slave core

本帖最后由 fpgaw 于 2011-1-18 04:35 编辑

我写一个testbench来验证我的i2c slave core，我遇到的问题是当我把sda和scl写成下面这样时<br>
wire sda = sda_oe ? 1'bz : 1'b0;
wire scl = scl_oe ? 1'bz : 1'b0;
由于是仿真，sda和scl没有外部上来，所以不能输出高电平，但是写成下面这样时<br>
wire sda = sda_oe ? 1'b1 : 1'b0;
wire scl = scl_oe ? 1'b1 : 1'b0;
sda和scl能输出高电平了，但是又不能出现高阻状态，无法释放i2c bus来读取slave发出的ack。请教一下大家是怎么处理这种情况的？谢谢！急啊！

interig 发表于 2010-6-28 00:10:10

用tri1替代wire

FFT 发表于 2010-6-28 01:58:32

非常感谢你！！！！！

UFP 发表于 2010-6-28 03:21:10

要注意你的第二种写法，本身就是一种错误！！<br>
建议采用第一种写法<br>
然后加pullup(scl)和pullup(sda)

CHANG 发表于 2010-6-28 04:49:39

请问为什么第二种写法是错的，还有就是我把sda和scl定义成wand类型好像就行了吧，谢谢！！

VVIC 发表于 2010-6-28 05:35:37

回帖挣钱

eagle2011 发表于 2011-2-11 21:14:57

not bad topic
页: [1]
查看完整版本: 关于i2c仿真，遇到问题了testbench来验证我的i2c slave core