UFP 发表于 2010-6-27 22:16:15

VHDL中如何产生一个随机数?

哪位热心人能告诉我这个菜鸟在VHDL中如何产生一个随机数啊!

AAT 发表于 2010-6-27 23:21:57

自己先顶一个,拜托了!!!!!!!

CCIE 发表于 2010-6-27 23:32:19

伪随机序列不可以么？

UFO 发表于 2010-6-28 01:21:35

要看你对这个随机数获得有什么样的要求。给一个最简单的想法。<br>
一个多位寄存器在高速时钟下做计数，外面设个按钮，松开按钮计数，按下按钮暂停计数，输出寄存器值，这个应该就可以作为随机值了。不需要什么伪随机发生器，但不肯定操作机制符合lz要求。<br>
<br>
如果要伪随机发生器的，我倒有一个自己写的verilog的，惭愧，vhdl非我所长啊！

UFP 发表于 2010-6-28 02:31:31

看过<br>
顶了

ATA 发表于 2010-6-28 03:52:32

那位的方案很好的

shifenglian 发表于 2010-7-28 12:47:50

路过，学习。。。

huanggua89 发表于 2010-8-16 16:13:20

搜一下俄罗斯方块程序，里面有随机数产生模块

849886241 发表于 2010-8-29 10:10:50

看过，路过，学习一下。。。。。。。。。。。

doublewangbo 发表于 2010-8-29 16:31:18

感觉4楼的方法比较好。。。。
页: [1] 2
查看完整版本: VHDL中如何产生一个随机数?