论坛 › FPGA技术交流 › 为何我在MODELSIM里一仿真就没有反应了？

CPLD 发表于 2010-4-10 20:59:50

为何我在MODELSIM里一仿真就没有反应了？

module pfd(Ref,div,dn,up,Din);
input Ref,div,Din;
output up,dn;
reg dn;
reg up;
reg rst;
always @(posedge Ref or posedge rst)
begin
    if (rst==1)
    dn<=0;
    else   
    dn<=Din;
end
always @(posedge div or posedge rst)
begin
    if (rst==1)
    up<=0;
    else
    up<=Din;
end
always@(up or dn)
rst=up&dn;
endmodule
这个是程序
谢谢指教

CPLD 发表于 2010-4-10 21:00:06

这个代码是不可综合的 如果是仿真还可以，如果想硬件实现就有问题了

vhdl 发表于 2011-7-13 21:03:13

为何我在MODELSIM里一仿真就没有反应了

查看完整版本: 为何我在MODELSIM里一仿真就没有反应了？