论坛 › FPGA技术交流 › 怎么用HDL语言实现采样率2.5MHZ，占空比50%正负脉冲信号的累加计算？

interi 发表于 2010-6-27 23:25:26

怎么用HDL语言实现采样率2.5MHZ，占空比50%正负脉冲信号的累加计算？

本帖最后由 fpgaw 于 2010-7-18 13:24 编辑

怎么用HDL语言实现采样率2.5MHZ，占空比50%正负脉冲信号的累加计算？ 请各位大侠帮忙写个代码

查看完整版本: 怎么用HDL语言实现采样率2.5MHZ，占空比50%正负脉冲信号的累加计算？