fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› VHDL语言实现PWM
usd
发表于 2010-6-28 00:13:44
VHDL语言实现PWM
本帖最后由 fpgaw 于 2010-7-18 11:13 编辑
产生PWM信号有六个单元时钟信号单元、计数器单元、基准数据锁存控制器单元、比较器单元、死区控制单元、PWM信号产生和停止单元
hng1123
发表于 2011-4-7 12:59:32
您能不能写一段,vhdl的程序呢
谢谢啊
cumt04071770
发表于 2011-5-22 19:42:09
:):victory::victory:
页:
[1]
查看完整版本:
VHDL语言实现PWM