fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 用VHDL语言编写一个带有暂停功能的电子钟程序!
usd
发表于 2010-6-27 23:55:49
用VHDL语言编写一个带有暂停功能的电子钟程序!
本帖最后由 fpgaw 于 2010-7-11 11:48 编辑
请大家帮我用VHDL语言编写一个带有暂停功能的电子钟程序!
CHA
发表于 2010-6-28 00:31:02
以前写过,不过用的是Verilog
usb
发表于 2010-6-28 02:14:36
WO BU DONG A YOU REN BANG MANG ME
页:
[1]
查看完整版本:
用VHDL语言编写一个带有暂停功能的电子钟程序!