rainybyf 发表于 2010-9-19 11:40:35

...应该是out={out,in}吧

liyujie 发表于 2010-10-18 11:40:37

out的高位被忽略了

weibode01 发表于 2010-11-4 10:51:35

取低两位，VERILOG
页: 1 [2]
查看完整版本: verilog请教一个小问题