CPLD 发表于 2010-4-11 10:40:17

一种改进的全数字锁相环设计

zxopenfq 发表于 2021-5-12 14:00:33

666666666666666666666

dameihuaxia 发表于 2021-5-12 14:43:45

一种改进的全数字锁相环设计 [

嘿哈嘿哈哈 发表于 2023-11-22 08:56:39

一种改进的全数字锁相环设计

dameihuaxia 发表于 2023-12-2 09:21:36

有限状态机FSM在PLD中的实现分析
http://www.fpgaw.com/forum.php?mod=viewthread&tid=67609&fromuid=58166
(出处: 集成电路技术分享)

dameihuaxia 发表于 2025-12-16 11:31:27

基于LVDS技术的实时图像测试装置的设计.zip
http://www.fpgaw.com/forum.php?mod=viewthread&tid=147331&fromuid=58166
(出处: fpga论坛|fpga设计论坛)
页: [1]
查看完整版本: 一种改进的全数字锁相环设计