论坛 › FPGA技术交流 › WPM脉宽调制IP核(verilog)

longtime 发表于 2010-6-28 00:44:10

WPM脉宽调制IP核(verilog)

本帖最后由 fpgaw 于 2010-7-6 19:11 编辑

Actel 的IPcore
CorePWM_RTL_Verilog为IP设计软核
CorePWM_RTL_AN&amp;Web Server为使用和配置说明文档Configuring CorePWM Using RTL Blocks<br>

VVC 发表于 2010-6-28 01:12:15

看看哈塞哦

interige 发表于 2010-6-28 01:58:15

看一下<br>
呵呵

CTT 发表于 2010-6-28 02:20:37

完了，没钱

HDL 发表于 2010-6-28 02:23:14

发的是什么啊! 没意思, 关键的程序没有！　

大鹏 发表于 2022-3-8 08:44:27

WPM脉宽调制IP核(verilog)

zxopenhl 发表于 2022-3-14 09:35:29

WPM脉宽调制IP核(verilog)

查看完整版本: WPM脉宽调制IP核(verilog)