UFO 发表于 2010-6-28 00:53:12

求助 关于定时器

本帖最后由 fpgaw 于 2010-7-12 14:01 编辑

设计一时分秒可校定时器


用VHDL硬件描述语言来开发
１．用倒计时方法，计数全为零后，将鸣喇叭。
２．成顶层电路图和下层设计文件。
３．用仿真手段进行功能调试。
４．选择器件进行适配。注意优化设计，减少逻辑资源的消耗。

５.下载文件到AEDK-EDA开发系统，测试实际的信号频率




　　小弟刚接触EDA学艺不精　那位大哥高抬贵手帮帮小弟，感激不尽！！！！！！！！
页: [1]
查看完整版本: 求助 关于定时器