论坛 › FPGA技术交流 › 设计伪随机地址发生器时（LFSR），可以使用clk时钟信号和另一个信号相与得出一个信号

interi 发表于 2010-6-28 00:32:10

设计伪随机地址发生器时（LFSR），可以使用clk时钟信号和另一个信号相与得出一个信号

在设计伪随机地址发生器时（LFSR），可以使用clk时钟信号和另一个信号相与得出一个信号（即原来的clk信号或低电平）来控制模块吗？？？

查看完整版本: 设计伪随机地址发生器时（LFSR），可以使用clk时钟信号和另一个信号相与得出一个信号