interige 发表于 2010-6-28 00:35:15

请教verilog代码使用repeat产生确定数目的时钟脉冲

请教verilog代码使用repeat产生确定数目的时钟脉冲

使用repeat产生确定数目的时钟脉冲
initial
begin
   Clk = 0 ;
   repeat ( 6 )
    # (period/2)Clk = ~ Clk ;
end
该例使用repeat产生 3个时钟脉冲.
请问上面的6 指的是什么？ period/2指的是什么？

encounter 发表于 2010-6-28 01:54:38

perriod 应该是源程序中使用parameter或&lsquo;define定义的参数，但一般会是parameter定义的。<br>
而repeat是verilog中一种不可综合的循环语句，repeat(6)表示其后的语句执行6次。

CHAN 发表于 2010-6-28 02:14:52

遇到这种问题，先去看看书，会解决的快一些的！

CCIE 发表于 2010-6-28 02:51:42

2楼的是正解

longtime 发表于 2010-6-28 03:26:55

就是就是，先看好书

interige 发表于 2010-6-28 03:35:33

龙兄弟，很赞阿，loong才是真龙啊，每天都看到你，呵呵几乎刷屏！

ngtim 发表于 2010-6-28 04:40:36

呵呵，仔细看看书就没问题了

tim 发表于 2010-6-28 06:23:43

估计是没有书吧 看看夏老师的书吧.

ups 发表于 2010-6-28 06:40:45

for (i=0;i&lt;=18;i=i+1)<br>
&nbsp; &nbsp; y=x+x;<br>
错误是loop count exceed limit,&nbsp; &nbsp;请帮忙看看

HANG 发表于 2010-6-28 06:58:34

谢谢各位同仁的意见。
页: [1] 2
查看完整版本: 请教verilog代码使用repeat产生确定数目的时钟脉冲